





PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-095175

(43)Date of publication of application: 05.04.1990

(51)Int.CI.

HO2M 7/48

(21)Application number : 63-244793

(71)Applicant : FUJI ELECTRIC CO LTD

(22)Date of filing:


29.09.1988

(72)Inventor: TAKIZAWA AKITAKE

(54) METHOD OF CONTROLLING SEMICONDUCTOR SWITCHING ELEMENT

(57)Abstract:

PURPOSE: To avoid the overlapping of snubber currents, and to inhibit even surge voltage applied to a semiconductor switching element by making the pulse width of an ON signal transmitted to the semiconductor element longer than the time required for damping currents made to flow through a snubber circuit. CONSTITUTION: A pulse generating circuit 21 and an OR element 22 are installed between a PWM generating circuit 11 and a photocoupler 12, trigger is applied to the pulse generating circuit 21 by the rise of an ON signal when the ON signal is output from the PWM generating circuit 11, and pulses having time width in which snubber currents can be damped sufficiently are generated. Consequently, even when pulses having short time width are output from the PWM generating circuit 11, all of pulses input to the photo-coupler 12 are changed into a signal having pulse width wider than a fixed value. Accordingly, the overlapping phenomenon of snubber currents is eliminated, and a maximum current value made to flow through a snubber circuit can be equalized to a maximum current value at the time of the single switching of one transistor.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

①特許出願公開

⑩公開特許公報(A)

平2-95175

®Int.Cl. 5

識別記号

庁内整理番号

@公開 平成2年(1990)4月5日

H 02 M 7/48

K

8730-5H

審査請求 未請求 請求項の数 1 (全4頁)

49発明の名称

半導体スイツチ素子の制御方法

②特 顧 昭63-244793

②出 願 昭63(1988) 9月29日

@祭 明 者 滝 沢

聡 毅

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

补内

勿出 願 人 富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

四代 理 人 弁理士 山口 麗

明 粗 書

- 1. 発明の名称 半導体スイッチ素子の制御方法 2. 縁許聴求の範囲
- 1)スナバ回路を付属している半導体素子にスイッチング信号を与えて電力変換を行わせている半 導体スイッチ素子の制御方法において、前記半導 体素子に与えるオン信号のパルス幅、あるいはオ フ信号のパルス幅を、前記スナバ回路に流れる電 流が減衰するのに要する時間よりも長くすること を特徴とする半導体スイッチ素子の制御方法。
- 3. 発明の詳細な説明

(産業上の利用分野)

この発明は、電力変換を行う半導体スイッチ素子と、これに付属するスナバ回路とを小形にできる制御方法に関する。

〔従来の技術〕

第3回は自己情報形半導体スイッチ素子で構成 した電圧形インバータの一般的な主回路接続図で ある。

この第3回において、6個の自己消弧形半導体

第4図はトランジスタをパルス幅変調制御する 一般例を示したプロック図である。

この第4回に示すように、PWM発生回路 11 は高い周波数の搬送波を用いて、制御信号を、この制御信号に対応したパルス幅の信号に変調し、ホトカブラ 12 で絶縁したのち、ベース駆動回路 13 を経てトランジスタ 5 Uをオン・オフ動作さ

-499-

- 2 -

特開平 2-95175(2)

第 5 図は第 3 図に示すスナバコンデンサの電流 と電圧の変化を示したタイムチャートであって、 第 5 図(イ)はスナバ電流の変化、第 5 図(ロ)はスナバ電圧の変化を、それぞれがあらわしている。

この第 5 図において、T。なる時点でトランジスタがターンオンしたとすると、その直後の時期 T。にスナバ電流の第 1 ピークがあらわれる。こ

- 3 -

は最大負荷電流の約2倍であり、これに耐えられるように大容量のトランジスタとスナバ回路とを選定することとなる。 それ故トランジスタインバータが大形・高価になる欠点を有する。

そこでこの発明の目的は、スナバ回路に流れる 電流の最大値を抑制することで、トランジスタあ るいはスナバ回路の容量を低減できるようにする ことにある。

(課題を解決するための手段)

上記の目的を達成するために、この発明の制御方法は、スナバ四路を付属している半導体来子にスイッチング信号を与えて電力変換を行わせている半導体スイッチ素子の制御方法において、前配半導体素子に与えるオン信号のパルス幅、あるいはオフ信号のパルス幅に、あるいはオフ信号のパルスに関路に使れる電流が被譲するのに要する時間よりも長くするものとする。

(作用)

この発明は、インバータの制御部に、素子に与えるオン又はオフ信号のパルス幅がある設定時間

のスナバ電流と電圧とは振動しているので、さらに時間が経過してT。なる時刻にスナバ電流の第 2 ピークがあらわれ、引続きこの電流は振動しつ つ減衰することになる。

(発明が解決しようとする課題)

ここで、特定のトランジスタがターンオンしてから所定の時間経過後にターンオフする場合を考えると、この経過時間が第5図に示している第1ピークと第2ピーク値の重量したス は第1ピーク値に第2ピーク値が重量したスナバ電流となる。

第6 図はスナバ電流が同期して重量した場合をあらわしたタイムチャートであって、時刻T。、T」およびT。は第5 図と同一の時刻を示している。その結果、スナバ電圧もこれに対応して高い値となる。

そこで健来は、インバータに使用するトランジスタの定格選定や、スナバ回路の設計は、上記の現象を考慮してなされている。たとえば、このような重畳現象が生じたとき、スナバ電流の最大値

- 4 -

(実施例)

第 1 図 は本発明の実施例をあらわしたブロック 図である。

この第 1 図に示す P W M 発生回路 11 、 ホトカプラ 12 、 ベース駆動回路 13 およびトランジスタ 5 U は、第 4 図の従来例回路と同じであるが、本発明においては、パルス発生回路 21 と論理和素子 22 とが、図示のように P W M 発生回路 11

とホトカプラ 12 との間に設けられている。

いま、 P W M 発生回路 11 からオン信号が出力 されると、その立上りでパルス発生国路 21 にト リガをかけて、これからパルスを発生させる。こ のパルス発生回路 21 が出力するパルスのパルス トランジスタが単独でスイッチングしたと スナバ電流が十分に被棄できるしなる時間に ている。それ故 P W M 発生回路 11 からしより 短かい時間幅のパルスが出力されても、ホトカブ ラ 12 に入力するパルスは、すべてしなるパルス 幅の信号となり、また P W M 発生回路 11 の出力 パルスの幅がしよりも長い場合は、そのままの信 号がホトカプラ 12 に入力する。論理和素子 22 はそのためのものである.

第2図は第1図に示す実施例回路の動作をあら わしたタイムチャートであって、第 2 図(イ)ば P WM発生回路 11 が出力するパルス信号、第2図 (ロ)はパルス発生回路 21 が出力するパルス信号 を、それぞれがあらわしている。

上述の説明は、トランジスタをターンオンさせ

第1図は本発明の実施例をあらわしたブロック 図、第2回は第1回に示す実施例回路の動作をあ 弧形半導体スイッチ素子で構成した電圧形インパ ータの一般的な主回路接続図、第4図はトランジ スタをパルス幅変調制御する一般例を示したプロ 第 5 図は第 3 図に示すスナパコンデンサ . の電彼と電圧の変化を示したタ 6 図はスナパ電流が同期して重量した場合をあら わしたタイムチャートである。

2 … 直旋電源、 3 … トランジスタインパータ、 5 U~5 Z … 半導体スイッチ案子とし 発生回路、22 … 論理和素子。




るためのパルスの幅が短い場合であるが、ターン オフのパルス幅が短い場合にも本発明が適用でき るのは勿論である。


(発明の効果)

この発明によれば、スナバ回路に流れる褒動な 液の周期と、半導体スイッチ案子の動作とが一致 することでスナバ電流が重畳するのを避けること それ故当彼半導体スイッチ業子に印加 パータなどで、サージ電圧の想定値を変えな ければスナバコンデンサの容量を低波できるし、 スナバ回路を変えなければサージ電圧の最大値を 抑制できるので、使用する半導体スイッチ素子の 電圧定格を切下げることができる。また、 電圧の設定値によっては、スナバコンデンサの客 量低減と半導体スイッチ業子の電圧定格の切下げ とが両者とも実現できることになり、いずれにし ても装置の小形化とコスト低減とを実現できる効

4. 図面の簡単な説明



第 1 図



第 2 図

